組み込み360°ビジョンビジョンシステム設計
リッチモア
richmor.net
2018-05-16 14:18:01
複数の高解像度カメラを搭載した360°ビジョンビジョンシステムは、車載センサー融合、ビデオ監視、ターゲット検出、モーション解析などのさまざまなアプリケーションに参入しています。このタイプのシステムでは、複数のリアルタイムカメラビデオストリーム（最大6個）が集約され、フレームごとに処理されて歪みやその他の画像アーチファクト、露出、ホワイトバランスの調整が行われ、360°パノラマ4K解像度と60fpsのフレームレートで出力され、最後に球面座標空間に投影されます。
このような用途に使用される現在の高解像度魚眼カメラレンズは、しばしば広角視野（FOV）を有する。ルック・ア・ビュー・カメラシステムにおける最大のボトルネックの1つは、マルチカメラ入力データがリアルタイムで外部メモリから記憶/読出され、アクセスされ、次いで単一フレームとして処理されることである。ハードウェアは、入力カメラの入力生センサデータとスプライスされた出力ビデオとの間の処理動作を1フレーム遅延以内に完了する必要がある。
高性能コンピューティングプラットフォームは、CPUと組み合わせてFPGAを使用する方向に移行し、リアルタイムの画像処理タスクに専用のハードウェアアクセラレーションを提供しています。この構成により、CPUは、スレッドやコンテキストを素早く切り替えることができ、FPGAに繰り返しタスクを割り当てて、構成可能なハードウェアアクセラレータ/コプロセッサ/オフロードエンジンとして機能する、特に複雑なアルゴリズムに集中することができます。たとえFPGAとCPUをディスクリートデバイスとして使用しても、システムは衝突しないため手のひらのようにフィットするため、全体の効率を向上させることができます。
例えば、魚眼レンズから得られた画像はひどい歪みを受け、複数のカメラビデオに基づいて生成されたスプライス動作は、ポイントピクセル動作であるため、高度に計算集約的な作業である。このスプライシングには、多くのリアルタイム画像処理と高度に並列化されたアーキテクチャが必要です。しかし、この次世代アプリケーションは、主にチップのスループットデータのレイテンシのために、FPGAが継続して実装できるパフォーマンスを超えています。これは、システム全体のレイテンシ、スループット速度、およびパフォーマンスに影響します。
SoCにCPUと組み込むことができるeFPGA半導体IP（知的財産）を追加します。独立したFPGAチップ+ CPUソリューションと比較して、組み込みFPGAアレイ構造には独自の利点がありますが、主な利点はパフォーマンスがより強くなることです。 eFPGAは、幅広いパラレルインタフェースを介してASIC（I / Oバッファなし）に直接接続することができ、1桁のクロックサイクルでカウントされるスループットとレイテンシが大幅に向上します。低レイテンシは、魚眼レンズの歪みを補正するなど、複雑な画像リアルタイム処理の鍵です。
Speedcore eFPGA IPを使用すると、ロジック、メモリ、DSPリソースの要件を定義でき、Achronixはニーズに合わせてIPを設定できます。ルックアップ・テーブル（LUT）、RAMセル・ブロック、およびDSP64セル・ブロックをブロックのように組み合わせて、任意のアプリケーションに最適なプログラマブル構造を作成できます。
標準ロジック、エンベデッドメモリ、およびDSPユニットモジュールに加えて、お客様はSpeedcore eFPGA構造内に独自のファンクションブロックを定義することができます。これらのカスタム機能ブロックを従来のビルディングブロックとロジックアレイ構造に統合することにより、最適化された機能を追加してターゲットアプリケーションの面積を縮小し、パフォーマンスを向上させることができます。ビジュアルと画像処理アルゴリズムは非常に効果的です
SoCにCPUと組み込むことができるeFPGA半導体IP（知的財産）を追加します。独立したFPGAチップ+ CPUソリューションと比較して、組み込みFPGAアレイ構造には独自の利点がありますが、主な利点はパフォーマンスがより強くなることです。 eFPGAは、幅広いパラレルインタフェースを介してASIC（I / Oバッファなし）に直接接続することができ、1桁のクロックサイクルでカウントされるスループットとレイテンシが大幅に向上します。低レイテンシは、魚眼レンズの歪みを補正するなど、複雑な画像リアルタイム処理の鍵です。
Speedcore eFPGA IPを使用すると、ロジック、メモリ、DSPリソースの要件を定義でき、Achronixはニーズに合わせてIPを設定できます。ルックアップ・テーブル（LUT）、RAMセル・ブロック、およびDSP64セル・ブロックをブロックのように組み合わせて、任意のアプリケーションに最適なプログラマブル構造を作成できます。
標準ロジック、エンベデッドメモリ、およびDSPユニットモジュールに加えて、お客様はSpeedcore eFPGA構造内に独自のファンクションブロックを定義することができます。これらのカスタム機能ブロックを従来のビルディングブロックとロジックアレイ構造に統合することにより、最適化された機能を追加してターゲットアプリケーションの面積を縮小し、パフォーマンスを向上させることができます。ビジュアルと画像処理アルゴリズムは非常に効果的です
Richmorは 車両ビデオレコーダー卸売 彼らは多くの種類の hd車DVRカメラシステム好き 4gのGPSを搭載したHD車DVR。