Vestavěný design 360 ° Vision Vision System
richmor
richmor.net
2018-05-16 14:18:01
Vestavěné systémy 360 ° vidění s několika kamerami s vysokým rozlišením vstoupily do různých aplikací, jako je automobilová senzorová fúze, sledování videa, detekce cíle a analýza pohybu. V tomto typu systému jsou agregovány více videoprocesů v reálném čase (až 6) a zpracovávány po jednotlivých snímcích pro zkreslení a další korekce obrazových artefaktů, nastavení expozice a vyvážení bílé a poté dynamicky vyrovnané do 360 ° panoramatické view Je vyveden v rozlišení 4K a frekvenci snímků 60 fps a nakonec je promítnut do sférického souřadného prostoru.
Aktuální objektivy s vysokým rozlišením, používané pro takové aplikace, často mají širokoúhlé zorné pole (FOV). Jedním z největších překážek v systému kamery "look-a-view" je: Vstupní data pro více kamer jsou uložena / čteny a přístupná z externí paměti v reálném čase a poté zpracována jako jeden snímek. Hardware musí dokončit proces zpracování mezi vstupními daty prvního snímače vstupní kamery a spojeným výstupním videem během jednoho rámcového zpoždění.
Vysoce výkonné výpočetní platformy se pohybují směrem k použití FPGA ve spojení s CPU a poskytují vyhrazenou hardwarovou akceleraci pro zpracování obrazu v reálném čase. Tato konfigurace umožňuje CPU soustředit se na obzvláště složité algoritmy, kde mohou rychle přepínat vlákna a kontexty a přiřadit opakujícím se úkolům FPGA, aby fungovaly jako konfigurovatelný hardwarový akcelerátor / koprocesor / offload engine. Dokonce i když jsou FPGA a CPU používány jako diskrétní zařízení, systém může zlepšit celkovou efektivitu, protože tyto technologie se nerozlučují, ale společně se hodí jako rukavice na ruce.
Například obraz získaný z objektivu rybího oka trpí silným zkreslením a tedy operace splicování generovaná na základě videoklipů s několika kamerami je vysoce náročná výpočetně náročná úloha, protože je to bod-pixelová operace. Toto sdružování vyžaduje mnoho zpracování obrazu v reálném čase a vysoce paralelní architekturu. Tato aplikace příští generace však překračuje výkon, který FPGA mohou nadále provádět, a to především kvůli latenci přenosových dat čipu. To zase ovlivňuje celkovou latenci celého systému, rychlost přenosu a výkon.
Přidat intelektuální vlastnost (IP) polovodičů eFPGA, která může být vložena do CPU v SoC. Ve srovnání s nezávislým čipem FPGA plus řešení CPU má integrovaná struktura pole FPGA jedinečné výhody, hlavní výhodou je, že výkon je silnější. EFPGA lze přímo připojit k ASIC (bez vstupních a výstupních vyrovnávacích pamětí) prostřednictvím širokého paralelního rozhraní poskytujícího výrazně lepší propustnost a latenci počítanou v jednomístných hodinových cyklech. Nízká latence je klíčem k komplexnímu zpracování obrazu v reálném čase, například ke korekci zkreslení objektivu rybího oka.
Pomocí aplikace Speedcore eFPGA IP mohou zákazníci definovat své požadavky na logiku, paměť a DSP a pak Achronix nakonfigurovat jejich IP tak, aby vyhovovaly jejich potřebám. Vyhledávací tabulky (LUT), bloky bloků RAM a buněčné bloky DSP64 lze kombinovat jako bloky a vytvářet tak nejlepší programovatelnou strukturu pro danou aplikaci.
Kromě standardní logiky, vestavěné paměti a moduly DSP mohou zákazníci definovat své vlastní funkční bloky v rámci struktury SpeedFire eFPGA. Integrací těchto vlastních funkčních bloků s tradičními stavebními bloky do struktury logických polí lze přidat optimalizované funkce pro snížení plochy a zlepšení výkonu cílové aplikace, což může výrazně zlepšit výkon systému eFPGA, zejména u vestavěných aplikací. Vizuální algoritmy a algoritmy zpracování obrazu jsou velmi účinné
Přidat intelektuální vlastnost (IP) polovodičů eFPGA, která může být vložena do CPU v SoC. Ve srovnání s nezávislým čipem FPGA plus řešení CPU má integrovaná struktura pole FPGA jedinečné výhody, hlavní výhodou je, že výkon je silnější. EFPGA lze přímo připojit k ASIC (bez vstupních a výstupních vyrovnávacích pamětí) prostřednictvím širokého paralelního rozhraní poskytujícího výrazně lepší propustnost a latenci počítanou v jednomístných hodinových cyklech. Nízká latence je klíčem k komplexnímu zpracování obrazu v reálném čase, například ke korekci zkreslení objektivu rybího oka.
Pomocí aplikace Speedcore eFPGA IP mohou zákazníci definovat své požadavky na logiku, paměť a DSP a pak Achronix nakonfigurovat jejich IP tak, aby vyhovovaly jejich potřebám. Vyhledávací tabulky (LUT), bloky bloků RAM a buněčné bloky DSP64 lze kombinovat jako bloky a vytvářet tak nejlepší programovatelnou strukturu pro danou aplikaci.
Kromě standardní logiky, vestavěné paměti a moduly DSP mohou zákazníci definovat své vlastní funkční bloky v rámci struktury SpeedFire eFPGA. Integrací těchto vlastních funkčních bloků s tradičními stavebními bloky do struktury logických polí lze přidat optimalizované funkce pro snížení plochy a zlepšení výkonu cílové aplikace, což může výrazně zlepšit výkon systému eFPGA, zejména u vestavěných aplikací. Vizuální algoritmy a algoritmy zpracování obrazu jsou velmi účinné
Richmor je Velkoobjemový videorekordér vozidel v Číně. Poskytla mnoho druhů hd auto DVR kamerový systém,jako DV rekordér HD vozidel se 4 g GPS.
Předchozí : Ty hrozné metody sledování